首页
58问答库
>
VHDL中"ms := (others => ✀0✀)"是什么意思?
VHDL中"ms := (others => ✀0✀)"是什么意思?
2025-05-15 15:49:25
推荐回答（1个）
回答（1）：
将ms这个变量所有Bit位都赋值为0
相关问答
vhdl语言中others=>'0'与others=>NUL...
请教VHDL，这句话的含义： cnt <= (others ...
vhdl语言里的cnt1:=(others=>'1')是什么...
VHDL中D_BUS<=(0=>'1',1=>'0',OTH...
vhdl语言里=>是啥意思啊？比如这个语句： if (RST...
VHDL里面count16<=(others=>'0')这里...
vhdl =>什么意思 跟<=有什么区别？
vhdl 中的null，在verilog中对应什么命令。
最新问答
小妹湘菜8级，诚加QQ餐厅好友，可以互相学习，不踢人，不蹭饭，我的QQ号码：1292177017，名字：那时花开。
沈阳哪里看白癜风会出现哪些危害？
宫颈糜烂做治疗需要多少钱
今年网上小学报名怎么没有显示学校啊？？
打灶台需要看日子吗？
我在合肥新买的房子刚刚拿到房产证2个月 不小心弄丢了，请问怎么补办？房子在瑶海区，谢谢高人指点~
怎么制作QQ全屏真人秀 我已经是红钻3级了
请问在网上买的电影票没有及时去看，第二天还可以去看吗？
常州火车站 附近有什么好吃好玩的啊？？
谁能告诉我这是怎么回事
