首页
58问答库
>
verilog 中 initial 语句，在下载到硬件中时，执行initial语句吗？
verilog 中 initial 语句，在下载到硬件中时，执行initial语句吗？
用quartusii 图形仿真时，有无initial语句 会使输出波形不同。
2025-05-07 18:45:47
推荐回答（1个）
回答（1）：
你好，initial语句是不可综合语句，是不能综合成硬件电路的，只是用来仿真，现在到板子中是，不会执行initial语句
相关问答
最新问答
到西安城墙自行车租赁价格，请说清楚点，明天要去那里玩谢谢！
折弯机在无征兆的情况下一掉到底怎么回事 跪求解决
武汉万和广告装饰工程有限公司怎么样？
上海科邦贸易商行怎么样？
那种药下火最快？
转网页：第二季《闪电侠》：逆闪电与ZOOM到底有什么区别
慈溪市海创计算机网络工程有限公司怎么样？
西安尖锐湿犹用什么药最好,求答案谢谢亲的指点谁知道吃什么好不知道??
青少年活动中心主要是干什么的？
上海站到北京西路1700号云峰宾馆坐地铁在什么站下要多长时间
