什么是verilog 综合，什么是布局布线？具体概念和定义是什么？

不需要知道概念以及定义，只需要知道他在做什么就可以了。FPGA不是死记硬背

综合 ：你写完verilog之后，其实是你已经完成了硬件的描述，但是FPGA毕竟是硬件，他是不能直接知道你这个语句是描述的一个什么具体的器件的，是一个触发器呢，还是一个加法乘法器，所以，需要将语言翻译成这些东西，这个大概就是综合的作用，将语言翻译成具体的电路，综合之后，你要用多少资源，FPGA大概就知道了。在综合过程中，综合器会对你的代码进行分析，并且优化逻辑，去掉不必要的逻辑，这个对于你来说，就是可能在综合出来后，和你的代码不太一样，这个就是优化的结果，有些优化是必须的，有些优化是错误的，但可能是你的代码问题造成了错误的优化，毕竟软件是死的，你只有注意自己的代码了。

布局布线：综合之后，就是你有了各种元件了，怎么建立元件之间的连接，就像在PCB上，把元件放在哪儿，元件之间的连接以及相连关系又是怎么样的，这个都是布局布线搞定的，综合的结果可能每次都一样，但是布局布线的结构基本每次都不会一样。布局布线也对整个系统的性能影响比较大，这都是你需要了解的。所以在有些时候，我们一个模块的布局布线比较满意的情况下，可以继承这个结果，避免了重复的布局布线，节约了时间。这里面知识很多，需要慢慢熟悉